rggen 0.12.0

RgGen is a code generation tool for ASIC/IP/FPGA/RTL engineers. It will automatically generate soruce code related to control/status registers (CSR), e.g. SytemVerilog RTL, UVM RAL model, Wiki documents, from human readable register map specifications.

Gemfile:
= Copiar al portapapeles ¡Copiado!

instalar:
=

Versiones:

0.33.1 - January 23, 2024 (16 KB)
0.33.0 - January 22, 2024 (16 KB)
0.32.2 - January 03, 2024 (16 KB)
0.32.0 - December 28, 2023 (16 KB)
0.31.3 - October 18, 2023 (16 KB)
0.12.0 - August 19, 2019 (48 KB)

Mostrar todas las versiones (67 total)

dependencias de Runtime (4):

rggen-core ~> 0.12

rggen-markdown ~> 0.12

rggen-spreadsheet-loader ~> 0.10

rggen-systemverilog ~> 0.11

dependencias de Development (1):

bundler >= 0

Mostrar toda la cadena de dependencias

Propietarios:

Subida por:

Autores:

Taichi Ishitani

SHA 256 checksum:

85142c7de354d9e5937cb4a1e1409bce6662881227a56c627faf538b75a68d05

Total de descargas 90.054

Para esta versión 1.737

Licencia:
MIT

Versión de Ruby requerida: >= 2.3

Nuevas versiones requieren AMF: true

Enlace:

Página Wiki Lista de Correo Seguimiento de Bugs Descarga Revisar cambios Badge RSS Reportar abusos Dependencias inversas